数字逻辑

《数字逻辑》是依据教育部制定的《高职高专教育数字电子技术基础课程教学基本要求》编写的。
《数字逻辑》共分8章。主要内容包括：数字电路基础，门电路，逻辑代数基础，基本组合逻辑电路，触发器，时序逻辑电路，脉冲产生与变换电路，数/模和模/数转换器。
《数字逻辑》内容广博，语言浅显，结构清晰，实例丰富，注重“讲、学、做”统一协调，便于学生自学。《数字逻辑》除可供高职高专及成人教育计算机、电力、电子、通信及自动化等专业作为教材外，还可供有关技术人员阅读参考。

1 逻辑理论基础
1.1 概述
1.1.1 数字逻辑研究的对象及方法
1.1.2 数字逻辑的应用与发展
1.2 数制及其转换
1.2.1 进位计数制
1.2.2 数制转换
1.3 带符号的二进制数的代码表示
1.3.1 原码
1.3.2 反码
1.3.3 补码
1.3.4 浮点数的二进制数
1.4 编码
1.4.1 二进制编码
1.4.2 二一十进制编码
1.4.3 可靠性编码
1.4.4 字符编码
本章小结
复习思考题与习题

2 逻辑代数基础
2.1 逻辑函数
2.1.1 逻辑函数的基本概念
2.1.2 逻辑函数的表示方法
2.1.3 基本逻辑运算
2.2 逻辑代数
2.2.1 逻辑代数的基本定律
2.2.2 逻辑代数的基本规则
2.2.3 逻辑函数表达式的形式
2.3 逻辑函数的化简
2.3.1 用代数法化简逻辑函数
2.3.2 用卡诺图化简逻辑函数
2.3.3 用蕴涵法化简逻辑函数
本章小结
复习思考题与习题

3 组合逻辑
3.1 门电路
3.1.1 简单逻辑门电路
3.1.2 复合逻辑门电路
3.1.3 门电路的实现
3.2 组合逻辑分析
3.2.1 分析方法概述
3.2.2 分析举例
3.3 组合逻辑设计
3.3.1 设计方法概述
3.3.2 逻辑问题的描述
3.3.3 设计举例
3.3.4 特殊问题的逻辑设计
3.4 组合逻辑电路的险象
3.4.1 险象的产生
3.4.2 险象的判断
3.4.3 险象的消除
3.5 常用的中规模组合逻辑标准构件
3.5.1 译码器和编码器
3.5.2 数据选择器和数据分配器
3.5.3 数据比较器
3.5.4 加法器
本章小结
复习思考题与习题

4 时序逻辑电路
4.1 时序逻辑电路的结构模型与分类
4.1.1 结构模型
4.1.2 时序逻辑电路的分类
4.2 同步时序逻辑电路的分析
4.2.1 同步时序逻辑电路的结构模型
4.2.2 同步时序逻辑电路的描述方法
4.2.3 触发器
4.2.4 同步时序逻辑电路的分析方法
4.3 同步时序逻辑电路的设计
4.3.1 建立原始状态图和状态表
4.3.2 状态化简
4.3.3 状态编码
4.3.4 确定激励函数和输出函数
4.3.5 设计举例
4.4 异步时序逻辑电路
4.4.1 异步时序逻辑电路的结构模型
4.4.2 脉冲异步时序逻辑电路分析和设计
4.4.3 电平异步时序逻辑电路分析和设计
4.5 常用中大规模时序逻辑功能电路
4.5.1 计数器
本章小结
复习思考题与习题

5 编程逻辑
5.1 存储器
5.1.1 RAM
5.1.2 RoM
5.1.3 半导体存储芯片接口原理
5.1.4 ROM阵列结构示意图
5.2 可编程逻辑器件
5.2.1 PLA
5.2.2 PAL
5.2.3 GAL
5.2.4 CPLD
5.2.5 FPGA
5.3 硬件描述语言
5.3.1 ABEL语言
5.3.2 VHDL语言
5.3.3 Verilog HDL语言
5.4 设计方法
5.4.1 HDL的设计实现
5.4.2 组合型逻辑设计
5.4.3 寄存器型逻辑设计
本章小结
复习思考题与习题

6 数字系统设计
6.1 数字系统概述
6.1.1 数字系统基本概念
6.1.2 数字系统设计的一般过程
6.1.3 数字系统设计的常用工具
6.1.4 数字系统的实现方法
6.2 数据子系统设计
6.2.1 数据子系统功能
6.2.2 数据子系统的实现方法
6.3 控制子系统设计
6.3.1 控制子系统基本概念
6.3.2 算法状态机（ASM）
6.3.3 小型控制器的设计
6.3.4 微程序控制器的设计
本章小结
复习思考题与习题
参考文献

插图：