数字信号完整性:互连封装的建模与仿真

Brian Young（杨·布赖恩）是摩托罗拉半导体部Somerset设计中心的技术部成员，从事PowerPCTM微处理器和RapidIOTM互连架构的封装互连以及I/O方面的设计。在七年多的时间里，他针对微处理器，快速静态RAM与DSP等，潜心研究高速信令的仿真、建模、测量及性能。他曾在得克萨斯A&M大学（College Station）电气工程系任助教；在得克萨斯大学奥斯汀分校电气工程系任副教授。Dr．Young毕业于得克萨斯大学奥斯汀分校并获得博士学位；拥有六个与封装相关的专利；在国际会议和学术期刊上发表了大量论文。

序言
译者序
前言
第1章 数字系统与信令
1.1 提高性能时的折衷
1.1.1 体系结构
1.1.2 总线的位宽和速度
1.1.3 电源分布
1.1.4 拓扑结构和负载
1.1.5 逻辑电平和信令
1.1.6 功耗
1.2 信令标准和逻辑系列
1.2.1 噪声容限
1.2.2 建立与保持时间
1.2.3 驱动器
1.2.4 线性驱动器建模
1.2.5 接收器
1.2.6 接收器建模
1.3 互连
1.4 数字系统建模
1.4.1 数字波形的模拟特性
1.4.2 建模、频率分量、带宽
1.4.3 工艺差异
1.4.4 高速系统建模的挑战

第2章 信号完整性
2.1 传输线
2.1.1 时域解
2.1.2 方向独立性
2.1.3 频域解
2.1.4 阻抗边界
2.2 理想点到点信令
2.2.1 快边沿与慢边沿
2.2.2 源端端接加并联端接
2.2.3 仅源端端接
2.3 非理想信令
2.3.1 同步与异步
2.3.2 入射翻转
2.4 不连续引起的突变
2.4.1 拉普拉斯变换
2.4.2 容性负载
2.4.3 串联电感
2.4.4 并联电容
2.4.5 阻抗台阶
2.5 串扰
2.5.1 容性串扰
2.5.2 感性串扰
2.5.3 总串扰
2.6 拓扑结构
2.7 同时开关噪声
2.8 系统时序
2.8.1 最高时钟频率
2.8.2 眼图
2.8.3 错位、抖动与容限
2.8.4 双数据率
2.9 习题

第3章 同时开关噪声
3.1 SSN的成因
3.1.1 片上开关
3.1.2 片外开关
3.1.3 SPICE仿真示例
3.2 有效电感
3.3 片外SSN的相关性
3.4 SSN-引起的错位
3.5 排组的快速仿真
3.6 习题

第4章 多端口电路
4.1 Z-和Y-参数
4.2 s.参数
4.2.1 定义
4.2.2 电路S-参数的计算
4.3 多端口的S-，Y-，Z-参数之间的转换
4.4 S一参数的归一化
4.5 矩阵化简
4.5.1 空激励
4.5.2 公共电压激励
4.6 习题

第5章 电感
5.1 电磁表征概述
5.2 电感的定义
5.2.1 细导线定义
5.2.2 基于场的定义
5.2.3 基于能量的定义
5.3 互感的定义
5.3.1 细线定义
5.3.2 基于场的定义
5.3.3 基于能量的定义
5.3.4 符号
5.4 用诺依曼公式计算
5.4.1 细导线回路的外部电感计算
5.4.2 圆环导线内部电感的计算
5.4..3 电感的频率相关性
5.5 局部电感的定义
5.6 局部自感及局部互感公式
5.6.1 两条平行导线问的局部互感
5.6.2 圆导线的局部自感
5.6.3 两条共线导线的局部互感
5.6.4 解决方案小结
5.7 电路符号
5.8 模态分解
5.8.1 对角化
5.8.2 电路理论
5.8.3 手工实现
5.8.4 无源性
5.9 局部电感的非唯一性
5.1 0开环建模
5.1 1参考线的设置
5.1 2模型化简
5.1 3习题

第6章 电容
6.1 电容的定义
6.2 多导体间的电容
6.3 基于能量的电容定义
6.4 频率相关性
6.5 电容的电路方程
6.6 模态分解与无源性
6.6.1 模态分解
6.6.2 无源性
6.7 参考基准和电容
6.8 模型化简
6.9 习题

第7章 电阻
7.1 集肤效应
7.2 电流挤近
7.3 PEEC方法
7.3.1 一般公式
7.3.2 专用求解器
7.3.3 电路中的解
7.3.4 实际问题
7.3.5 举例：用PEEC法计算同轴电感
7.4 梯形网络
7.5 互阻
7.6 习题

第8章 寄生参数测量
8.1 测量次数
8.2 阻抗分析仪
8.3 矢量网络分析仪
8.3.1 标定
8.3.2 单个集总寄生参数提取
8.3.3 用VNA测量多端口网络
8.3.4 参数类型转换
8.3.5 史密斯圆图
8.4 时域反射计
8.4.1 电感提取
8.4.2 电容提取
8.4.3 阻抗轮廓
8.4.4 层剥落
8.4.5 分辨率
8.4.6 多端口TDR测量
8.5 折衷
8.6 习题

第9章 集总建模
9.1 传输线简介
9.2 双样本多导体建模
9.3 单样本多导体建模
9.3.1 Π-形网络拓扑结构
9.3.2 T-形网络拓扑结构
9.3.3 实际问题
9.4 内部节点
9.5 频率相关性
9.6 迭代阻抗与带宽
9.7 模型化简
9.7.1 平行引线
9.7.2 开路，短路和匹配引线
9.7.3 多余引线
9.7.4 对称
9.8 特殊互连的描述途径：
9.8.1 QFP
9.8.2 边缘连接件
9.8.3 BGA
9.8.4 内部节点
9.9 通用拓扑结构
9.1 0多支路网络
9.1 1习题

第10章 宽带建模
10.1 传输线集总建模
10.1.1 集总建模的限制
10.1.2 多集总模型
lO.2 耦合传输线
10.2.1 电报方程
10.2.2 模态分解
lO.2.3 模态分解示例
10.3 集肤效应模型
10.4 黑盒建模
10.4.1 单端口
10.4.2 多端口
10.5 习题

第ll章 信号完整性提高篇
11.1 差分信令
11.2 端接
11.2.1 寄生效应和位置
11.2.2 静态功耗和电流驱动需求
11.2.3 电压摆幅
11.2.4 二极管端接
11.2.5 源端端接
11.3 多导体端接
11.3.1 单一传输线
11.3.2 差分对
11.4 电源分布
11.4.1 目标阻抗
11.4.2 设计综述
11.4.3 电容器建模
11.4.4 PCB建模
11.4.5 内核噪声建模
11.5 高级封装
11.6 习题
附录
附录A部分习题解答
附录B同轴电缆的PEEC计算
附录CSSN的SPICE仿真示例
附录D模态分解程序代码示例
附录E层剥落程序代码示例

第1章 数字系统与信令
　 提高计算性能有多种技术途径，包括高密度集成、高速电路（如动态逻辑）、高级编译器、高数据吞吐量结构、宽指令和数据、并行处理和高速时钟等。这里罗列的也仅仅是众多途径中的一小部分。要使系统性能最大化地提升，系统所有的高速器件最好能集成到一个芯片上。但是所涉及工艺的难度（尤其、是大面积芯片的成品率问题）限制了片上系统的实现，使片上系统只能在有限的一些场合得到应用。高速器件的互连是一个越来越严重的问题。当器件的工作频率升高时，互连带宽也必须相应地增加。
　 增加互连带宽最基本的途径就是使用更快的时钟信号或增加位宽，或两者都采用。然而信令标准、兼容性、功耗诸因素，以及封装、印制电路板（PCB）面积、硅片面积造成的成本使得设计过程更加复杂。一个全面的系统设计应该在系统结构、上述诸影响因素、成本之间找到平衡点。为了使系统设计的折衷达到最优，需要对系统进行建模和仿真以评估系统的性能。仿真中模型的可用性、正确性和精度是准确评估系统性能的关键。
　　1.1　提高性能时的折衷
　 为了改善数字系统的性能，最基本的方案就是设法使系统能工作于更快的时钟，每个时钟周期能更多地处理、传输数据。系统设计者需要决策的要素包括体系结构、总线位宽、总线速度、信令标准、逻辑系列、拓扑结构和负载。这些要素必须加以折衷平衡，以使系统的性能能够在合适的成本、研发期限以及电磁辐射规定的范围内满足设计要求。