DSPs 原理及应用教程

掌握TMS320C6201/6701DSPs是了解当代众多DSPs的方法之一。DSPs是Digital Signal Processors的缩写，指专用于数字信号处理的可编程微处理器。本书从工程设计的角度讲述了DSPs的基本结构、构成核心系统的各技术细节和实时硬件调试仿真技术。 　　本书深入浅出，内容丰富，数据准确，电路结构切实可行。本书既可以作为学生教材，也可供工程技术人员参考。

第一部分DSPs概论与TMS320C6201/6701基本结构
第1章实时数字信号处理与DSPs芯片
1.1实时数字信号处理
1.1.1实时数字信号处理对DSPs的要求
1.1.2DSPs处理器与模拟信号处理电路的比较
1.1.3DSPs处理器与通用处理器的比较
1.2DSPs的发展历史
1.2.1初期的DSP 结构和第一代DSPs 产品
1.2.2第二代增强的DSPs
1.2.3第三代DSPs的创新设计
1.2.4当今DSP技术的新特点和应用领域
1.3Texas Instruments公司的DSPs
1.4TI DSPs的开发环境和工具
1.4.1Texas Instrument公司的CCS开发工具
1.4.2MATLAB DSP模块对TI DSPs的支持
1.4.3LabView DSP模块对TI DSPs的支持
第2章TMS320C6201/6701的基本结构与指令集
2.1中央处理单元
2.1.1中央处理单元基本结构
2.1.2数据通路
2.1.3控制寄存器组
2.1.4TMS320C6701扩充控制寄存器组
2.2片内程序和数据存储器
2.2.1片内程序和数据存储器的基本结构
2.2.2程序存储器控制器
2.2.3片内程序存储器
2.2.4由DMA控制器对片内程序存储器的寻访
2.2.5数据存储器控制器
2.2.6片内数据存储器
2.2.7DMA控制器寻访片内程序存储器
2.3片外存储器接口
2.3.1片外存储器接口的基本结构
2.3.2片外存储器接口的接口信号
2.3.3片外存储器接口寄存器
2.3.4SDRAM接口
2.3.5SBSRAM接口
2.3.6异步存储器接口
2.4直接存储器访问控制器
2.4.1直接存储器访问控制器的基本结构
2.4.2直接存储器访问技术术语与功能特点
2.4.3直接存储器访问寄存器
2.4.4直接存储器访问数据块传输
2.4.5直接存储器访问特殊操作方式
2.5流水线
2.5.1TMS320C6201/6701流水线的基本结构
2.5.2流水线对应不同指令形式的执行模式
2.5.3流水线运行注意事项
2.6多通道缓冲串口
2.6.1TMS320C6201/6701多通道缓冲串口的技术特性
2.6.2多通道缓冲串口的接口信号
2.6.3多通道缓冲串口的寄存器
2.6.4数据的发送与接收
2.6.5多通道选择操作
2.7通用定时器
2.7.1TMS320C6201/6701通用定时器基本技术特性
2.7.2通用定时器的运行
2.8中断选择器
2.8.1TMS320C6201/6701中断选择器的基本特性
2.8.2中断服务表
2.8.3中断设置流程
2.8.4中断嵌套
2.8.5陷阱
2.9芯片模式、时钟与电源配置
2.9.1TMS320C6201/6701芯片模式配置概述
2.9.2TMS320C6201/6701复位
2.9.3芯片模式配置
2.9.4输入时钟模式配置
2.9.5端格式配置
2.9.6PowerDown模式配置
2.9.7JTAG接口
2.10指令集
2.10.1TMS320C62x和TMS320C67x指令集概述
2.10.2指令集的格式与规则
2.10.3指令集
第3章DSPs主机端口的原理及应用
3.1概述
3.2HPI的信号描述
3.3HPI寄存器
3.4HPI的总线操作
3.4.1锁存控制信号
3.4.2HPID寄存器读操作
3.4.3HPID寄存器写操作
3.4.4HPIC或HPIA寄存器访问
3.5HPI的存取操作
3.5.1不带地址自增益的读操作
3.5.2带地址自增益的读操作
3.5.3HPI的写操作
3.6HPI的自举加载操作
3.7HPI应用实例
第二部分DSPs核心系统硬件设计
第4章SDRAM在核心系统中与DSP EMIF的接口和地址分配
4.1TMS320C6201/6701 EMIF与SDRAM 接口的设计原理
4.1.1TMS320C6201/6701兼容的SDRAM类型
4.1.2TMS320C6201/6701 EMIF与SDRAM接口特点
4.1.3TMS320C6201/6701 EMIF与SDRAM接口信号
4.2SDRAM(MT48LC4M16A2)的工作原理、主要参数和时序
4.2.1SDRAM器件MT48LC4M16A2简介
4.2.2MT48LC4M16A2的操作
4.2.3SDRAM接口时序
4.3EMIF与SDRAM(MT48LC4M16A2)的接口逻辑
4.3.1TMS320C6201/6701与MT48LC4M16A2的硬件接口
4.3.2TMS320C6201/6701与MT48LC4M16A2接口的寄存器配置
4.3.3EMIF与MT48LC4M16A2接口的初始化程序
4.4SDRAM 在DSP核心系统中的地址分配
4.5SDRAM的操作电源、功耗和封装
第5章SBSRAM在核心系统中与DSP EMIF的接口和地址分配
5.1TMS320C6201/6701 EMIF与SBSRAM 接口的设计原理
5.1.1TMS320C6201/6701 EMIF与SBSRAM接口特点
5.1.2TMS320C6201/6701 EMIF与SBSRAM接口信号
5.2SBSRAM(MT58L256L32P)的工作原理、主要参数和时序
5.2.1SBSRAM器件MT58L256L32P简介
5.2.2SBSRAM(MT58L256L32P)的操作
5.2.3SBSRAM接口时序
5.3EMIF与SBSRAM(MT58L256L32P)的接口逻辑
5.3.1TMS320C6201/6701与MT58L256L32P的硬件接口
5.3.2TMS320C6201/6701与MT58L256L32P接口的寄存器配置
5.3.3与MT58L256L32P接口的EMIF初始化程序
5.4SBSRAM 在DSP核心系统中的地址分配
5.5MT58L256L32P的操作电源、功耗和封装
第6章FlashROM在核心系统中与DSP EMIF的接口和地址分配
6.1TMS320C6201/6701 EMIF与FlashROM接口的设计原理
6.1.1TMS320C6201/6701 EMIF的异步接口信号
6.1.2TMS320C6201/6701 EMIF的ROM模式
6.2FlashROM (AM29LV160DB)的工作原理、主要参数和时序
6.2.1FlashROM器件AM29LV160DB简介
6.2.2AM29LV160DB功能和通用命令
6.3EMIF与Flash(AM29LV160DB)的接口逻辑
6.3.1TMS320C6201/6701与AM29LV160DB的硬件接口
6.3.2TMS320C6201/6701与AM29LV160DB接口的寄存器配置
6.3.3TMS320C6201/6701与AM29LV160DB接口的软件控制
6.3.4相关程序
6.4Flash在DSP核心系统中的地址分配
6.5Flash的操作电源、功耗和封装
第7章FIFO在核心系统中与DSP EMIF的接口和地址分配
7.1TMS320C6201/6701 EMIF与FIFO接口的设计原理
7.2FIFO(CY7C424510ASC)的工作原理、主要参数和时序
7.2.1FIFO类型器件CY7C424510ASC简介
7.2.2CY7C424510ASC的操作
7.3EMIF与FIFO(CY7C424510ASC)的接口逻辑
7.3.1TMS320C6201/6701与CY7C424510ASC的硬件接口
7.3.2TMS320C6201/6701与CY7C424510ASC接口的寄存器配置
7.4FIFO在DSP核心系统中的地址分配
7.5FIFO的操作电源、功耗和封装
第8章DSP核心系统和其他技术
8.1Reset 电路
8.1.1Reset 电路的功能
8.1.2复位电路的分析
8.1.3复位时间的确定
8.2时钟电路
8.2.1PLL倍频模式
8.2.2时钟电路图
8.3电源系统设计
8.3.1加电次序设计
8.3.2供电系统设计
8.4BGA封装与焊接
8.5TMS320C6201/6701 PCB布局及电源去耦合电容
8.6TMS320C6201/6701的散热
8.7JTAG 调试技术和接口设计
第三部分DSP软件调试技术
第9章利用CCS开发DSP程序
9.1开发程序前的准备
9.1.1安装TMS320C6201/6701的硬件仿真设备
9.1.2新建一个工程文件
9.1.3向工程中添加各类文件
9.2用CCS的基本工具开发DSP程序
9.2.1使用基本调试工具
9.2.2修改编译选项及更改语法错误
9.2.3使用断点和观察窗口
9.2.4使用文件输入输出探针
9.2.5使用图形工具显示图形
第10章利用TMS320C6201/6701核心系统的定浮点运算程序的
设计与分析10.1DSP的定、浮点表示方式
10.1.1定点表示方式
10.1.2IEEE标准的浮点数表示方式
10.2定点小数乘法程序的设计与分析
10.2.1定点小数乘法程序的设计
10.2.2程序的运行分析（存储器、寄存器、单步运行方式）
10.364位整数加减法程序的设计与分析
10.3.164位整数加减法程序的设计
10.3.2程序的运行分析
10.4浮点运算程序的设计与分析
10.4.1浮点乘除法运算程序的设计
10.4.2程序的运行分析
第11章利用TMS320C6201/6701核心系统的FFT运算程序的
设计与分析11.1FFT运算的原理
11.2FFT运算程序的设计
11.2.1主程序
11.2.2倒序子程序
11.2.3FFT算法子程序
11.3程序的运行分析
11.3.1设置断点
11.3.2添加Watch Window观察变量
11.3.3单步运行程序
11.3.4添加View Graph比较输入输出波形
第12章IIR和FIR数字滤波器程序的设计与仿真
12.1数字滤波器的表示方法
12.2IIR数字滤波器DSP程序的设计
12.3用CCS对IIR数字滤波器程序进行仿真
12.4FIR数字滤波器程序的设计
12.5用CCS对FIR数字滤波器程序进行仿真
第13章基于DSP/BIOS测试FIR数字滤波器程序
13.1DSP/BIOS功能及其组件
13.1.1DSP/BIOS实时库和API
13.1.2DSP/BIOS的配置工具
13.1.3DSP/BIOS插件——实时分析工具
13.2DSP/BIOS测试模块——LOG
13.3DSP/BIOS测试模块——STS
13.4用DSP/BIOS模块测试FIR数字滤波器程序
13.4.1创建关于FIR数字滤波器程序的DSP/BIOS工程文件
13.4.2为FIR数字滤波器程序添加DSP/BIOS模块函数
13.4.3为FIR数字滤波器程序添加DSP/BIOS模块对象
13.4.4用统计观察窗观察FIR数字滤波器程序的统计数据
13.4.5用Message Log显示FIR数字滤波器程序的统计信息
附录
附录A指令表
A1TMS320C62x/C67x 定点指令集表
A2TMS320C67x浮点指令集表
附录B程序代码
B1部分用于熟悉CCS基本操作的程序
B2FFT主程序及其子程序
B3IIR数字滤波器程序及其相关程序
B4FIR数字滤波器程序及其相关程序
B5基于DSP/BIOS的数字滤波器构造程序
附录CDSPs Main Words Dictionary
附录DTMS320C6201/6701核心系统电路结构内容索引
参考文献