CMOS大规模集成电路设计（英文版•第3版）——经典原版书库

本书详细介绍了在一个芯片上设计复杂和高性能CMOS系统的现代化技术。作者结合理论和实践的经验，解释了芯片设计的现代化操作，包括时钟、闭锁、动态电路、接插件工程、SPICE和模拟。本书充分反映了近十年中集成电路设计方面的巨大进展。与前两版相比，本版增添了更多的内容，包括装置、接插件和时钟的最新资料，介绍了设计图表和简单CMOS电路布局，更新了非理想晶体管行为和设计意图的讨论，扩展介绍了接插件等。本书适合作为高等院校相关专业本科生的教材。 　　本书特点： 　　提供高性能CMOS电路设计的权威性论述。 　　单一的RC延迟模型和逻辑成果的综合，作为讨论快速电路和估计延迟的手段。 　　更关注功率和泄漏。 　　介绍SPICE模拟和处理特性。 　　介绍高性能domino电路和电路缺陷。 　　详细介绍时钟和闭锁技术。 　　统一论述高性能CMOS加法器比较技术。 　　包含现代处理技术的实例。 　　从实用的角度介绍Verilog和VHDL。

尼尔H.E.威斯特，于澳大利亚阿德雷德大学获得博士学位。目前是NHEW R&D Pty有限公司的董事，同时还是麦考瑞大学和阿德雷德大学的客座教授。他的研究领域包括无线技术、片上系统、模拟、RF和数字IC设计等。
　　大卫·哈里斯，于1994年在麻省理工学院获得工程硕士学位，1999年在斯坦福大学获得博士学位。目前是Harvey Mudd学院工程系副教授。他拥有7项专利，并曾为Sun Microsystems公司、Intel公司、HP公司和Evans & Sutherland公司设计芯片。他的研究领域包括高速CMOS VLSI设计、微处理器和计算机算法。

1 Introduction
　1.1 A Brief History
　1.2 Book Summary
　1.3 MOS Transistors
　1.4 CMOS Logic
　1.5 CMOS Fabrication and Layout
　1.6 Design Partitioning
　1.7 Example: A Simple MIPS Microprocessor
　1.8 Logic Design
　1.9 Circuit Design
　1.10 Physical Design
　1.11 Design Verification
　1.12 Fabrication, Packaging, and Testing
　Summary
　Exercises
2 MOS Transistor Theory
　2.1 Introduction
　2.2 Ideal I-V Characteristics
　2.3 C-V Characteristics
　2.4 Nonideal I-V Effects
　2.5 DC Transfer Characteristics
　2.6 Switch-Level RC Delay Models
　2.7 Pitfalls and Fallacies
　Summary
　Exercises
3 CMOS Processing Technology
　3.1 Introduction
　3.2 CMOS Technologies
　3.3 Layout Design Rules
　3.4 CMOS Process Enhancements
　3.5 Technology Related CAD Issues
　3.6 Manufacturing Issues
　3.7 Pitfalls and Fallacies
　3.8 Historical Perspective
　Summary
　Exercises
4 Circuit Characterization and Performance Estimation
　4.1 Introduction
　4.2 Delay Estimation
　4.3 Logical Effort and Transistor Sizing
　4.4 Power Disruption
　4.5 Interconnect
　4.6 Wire Engineering
　4.7 Design Margin
　4.8 Reliability
　4.9 Scaling
　4.10 Pitfalls and Fallacies
　4.11 Historical Perspective
　Summary
　Exercises
5 Circuit Simulation
……
6 Combinational Circuit Design
7 Sequential Circuit Design
8 Design Methodology and Tools
9 Testing and Verification
10 Datapath Subsystems
11 Array Subsystems
12 Special-Purpose Subsystems
Appendix A: Verilog
Appendix B: VHDL
References
Index